Selon ET News, citant des sources de la chaîne d'approvisionnement, TSMC recule sur l'investissement dans la technologie de liage hybride pour l'intégration de mémoire HBM. Le liage hybride crée un lien permanent entre des puces de silicium utilisant des bumps métalliques enfouis fusionnés, éliminant les bumps traditionnels et reliant directement les interconnexions en cuivre. Bien que les bumpers de soudure de puce soient d'environ 100 micromètres et les microbumps de 20 micromètres, le liage hybride réduit ceci à 1 micromètre.

TSMC prévoit d'éviter le liage hybride pour le HBM et d'investir plutôt dans des microbumps de 5 micromètres, préparant sa chaîne d'approvisionnement avec des fournisseurs coréens et japonais pour une production de masse au second semestre 2028. Cette approche contraste avec les 3D V-Cache d'AMD, qui utilisent le liage hybride pour empiler du SRAM sur logique. TSMC continue de favoriser des méthodes établies, similaire à sa dépendance à la lithographie Low-NA EUV avec multi-patterning pour les nœuds avancés jusqu'à 1nm et moins, malgré les avis de l'industrie selon lesquels le liage hybride est la méthode la plus efficace pour le empilement de puces haute performance.