Samsung a présenté sa feu de route mémoire mise à jour lors de SEMICON Taiwan 2026, avec HBM5 et zHBM comme principaux axes. HBM5 vise des performances 2x, une efficacité par watt supérieure de 20% et une résistance thermique inférieure de 20% en utilisant une puce de base de 2 nm et des empilements de 12-20 couches, ciblant la production de masse en 2028. zHBM empile la mémoire directement sur le processeur, ciblant des performances brutes 8x et une efficacité par watt 3x avec une résistance thermique inférieure de 75-90% ; des modèles conceptuels ont été dévoilés à FMS 2026 avec un lancement attendu après 2029. Samsung a également confirmé l'expédition de HBM4E à 16 Gbps par broche et du HBM4 actuel à 11.7 Gbps par broche.

Concernant la NAND, Samsung développe z NAND-O ciblant une densité de bits 10x et une bande passante de lecture 7x avec échantillonnage en 2028. L'industrie repense l'architecture HBM, NVIDIA faisant également avancer NVHBM en déplaçant le contrôleur mémoire dans la puce de base HBM.