Samsung ने SEMICON Taiwan 2026 में अपना अद्यतन स्मृति रोडमैप प्रस्तुत किया, जिसमें HBM5 और zHBM मुख्य फोकस थे। HBM5 का लक्ष्य 2x प्रदर्शन, प्रति वाट 20% अधिक दक्षता और 20% कम थर्मल प्रतिरोध है, जो 2 nm बेस डाई और 12-20 परत स्टैक का उपयोग करता है, जिसका लक्ष्य 2028 में बड़े पैमाने पर उत्पादन है। zHBM स्मृति को सीधे प्रोसेसर पर स्टैक करता है, जिसका लक्ष्य 8x कच्चा प्रदर्शन और प्रति वाट 3x दक्षता है, थर्मल प्रतिरोध में 75-90% कमी; FMS 2026 में कॉन्सेप्ट मॉडल प्रस्तुत किए गए, 2029 के बाद लॉन्च की उम्मीद है। Samsung ने यह भी पुष्टि की कि HBM4E प्रति पिन 16 Gbps पर और वर्तमान HBM4 प्रति पिन 11.7 Gbps पर शिप किया जा रहा है। NAND पर, Samsung z NAND-O विकसित कर रहा है, जिसका लक्ष्य 10x बिट घनत्व और 7x पढ़ने की बैंडविड्थ है, 2028 में सैंपलिंग के साथ। उद्योग HBM आर्किटेक्चर पर पुनर्विचार कर रहा है, NVIDIA भी NVHBM को आगे बढ़ा रहा है, मेमोरी कंट्रोलर को HBM बेस डाई में ले जाकर।