Samsung stellte auf der SEMICON Taiwan 2026 seine aktualisierte Speicher-Roadmap vor, wobei HBM5 und zHBM im Mittelpunkt stehen. HBM5 zielt auf 2x Leistung, 20% höhere Effizienz pro Watt und 20% geringeren Wärmewiderstand unter Verwendung eines 2 nm-Basis-Dies und 12-20-Lagen-Stacks ab, mit Massenproduktion im Jahr 2028 als Ziel. zHBM stapelt Speicher direkt auf dem Prozessor, zielt auf 8x Rohleistung und 3x Effizienz pro Watt bei 75-90% geringerem Wärmewiderstand ab; Konzeptmodelle wurden auf der FMS 2026 vorgestellt, mit einem erwarteten Start nach 2029. Samsung bestätigte auch den Versand von HBM4E mit 16 Gbps pro Pin und aktuellem HBM4 mit 11.7 Gbps pro Pin.

Bei NAND entwickelt Samsung z NAND-O, das auf 10x Bitdichte und 7x Lesebandbreite mit Sampling im Jahr 2028 abzielt. Die Branche überdenkt die HBM-Architektur, wobei NVIDIA ebenfalls NVHBM vorantreibt, indem der Speichercontroller in den HBM-Basis-Die verlagert wird.