Samsung memperkenalkan peta jalan memori yang diperbarui di SEMICON Taiwan 2026, dengan HBM5 dan zHBM sebagai fokus utama. HBM5 menargetkan kinerja 2x, efisiensi per watt 20% lebih tinggi, dan resistansi termal 20% lebih rendah menggunakan die basis 2 nm dan tumpukan 12-20 lapis, menargetkan produksi massal pada 2028. zHBM menumpuk memori langsung di atas prosesor, menargetkan kinerja mentah 8x dan efisiensi per watt 3x dengan resistansi termal 75-90% lebih rendah; model konsep diperkenalkan di FMS 2026 dengan peluncuran diharapkan setelah 2029. Samsung juga mengonfirmasi pengiriman HBM4E pada 16 Gbps per pin dan HBM4 saat ini pada 11.7 Gbps per pin.

Pada NAND, Samsung mengembangkan z NAND-O yang menargetkan kepadatan bit 10x dan bandwidth baca 7x dengan pengambilan sampel pada 2028. Industri sedang memikirkan ulang arsitektur HBM, dengan NVIDIA juga mengembangkan NVHBM dengan memindahkan pengontrol memori ke dalam die basis HBM.