Samsung apresentou seu roteiro de memória atualizado no SEMICON Taiwan 2026, com HBM5 e zHBM como principais focos. O HBM5 visa desempenho 2x, 20% mais eficiência por watt e 20% menos resistência térmica usando um dado base de 2 nm e empilhamentos de 12-20 camadas, visando produção em massa em 2028. O zHBM empilha a memória diretamente sobre o processador, visando desempenho bruto 8x e eficiência 3x por watt com 75-90% menos resistência térmica; modelos conceituais revelados no FMS 2026 com lançamento esperado após 2029.

A Samsung também confirmou o envio de HBM4E a 16 Gbps por pino e do atual HBM4 a 11.7 Gbps por pino. Em relação à NAND, a Samsung desenvolve z NAND-O visando densidade de bits 10x e largura de banda de leitura 7x com amostragem em 2028. A indústria está repensando a arquitetura HBM, com a NVIDIA também avançando no NVHBM movendo o controlador de memória para o dado base do HBM.