Según ET News citando fuentes de la cadena de suministro, TSMC está reteniendo la inversión en tecnología de unión híbrida para la integración de memoria HBM. La unión híbrida crea entre chips de silicio un enlace permanente mediante microbumps de metal fusionados, eliminando los microbumps tradicionales y enlazando directamente las interconexiones de cobre. Aunque los bumpers de soldadura de chips son de aproximadamente 100 micrómetros y los microbumps de 20 micrómetros, la unión híbrida reduce esto a 1 micrómetro.

TSMC planea eludir la unión híbrida para HBM e invertir en microbumps de 5 micrómetros en su lugar, preparando su cadena de suministro con proveedores coreanos y japoneses para producción masiva en la segunda mitad de 2028. Este enfoque contrasta con los 3D V-Cache de AMD, que utilizan unión híbrida para apilar SRAM sobre lógica. TSMC continúa favoreciendo métodos establecidos, similar a su dependencia de la litografía Low-NA EUV con multi-patterning para nodos avanzados hasta 1nm y menos, a pesar de que las vistas de la industria consideran que la unión híbrida es el método más eficiente para apilamiento de chips de alto rendimiento.