وفقًا لـ ET News، المصادر من سلسلة التوريد، فإن TSMC يؤجل الاستثمار في تقنية الربط الهجين لدمج ذاكرة HBM. يخلق الربط الهجين رابطًا دائمًا بين رقائق السيليكون باستخدام بumps معدنية مدفونة ومدمجة معًا، مما يلغي البumps التقليدية ويربط توصيلات النحاس مباشرة. في حين أن بumps solders chips تبلغ حوالي 100 ميكرون والميكروبانبس حوالي 20 ميكرون، فإن الربط الهجين يقلل هذا إلى 1 ميكرون. تخطط TSMC لتجنب الربط الهجين لـ HBM والاستثمار في الميكروبانبس بحجم 5 ميكرون بدلاً من ذلك، استعدادًا لسلسلة التوريد مع موردين كوريين وجنوبيين للإنتاج الضخم في النصف الثاني من 2028. هذا النهج يختلف عن AMD's 3D V-Cache، الذي يستخدم الربط الهجين لStack SRAM على المنطق. تواصل TSMC التمسك بالطرق المثبتة، مشابهة لاعتمادها على lithography Low-NA EUV مع multi-patterning للأطراف المتقدمة حتى 1nm وأدنى، رغم أن آراء الصناعة تشير إلى أن الربط الهجين هو الطريقة الأكثر كفاءة ل Stack chips عالية الأداء.