وفقًا لتقارير ET News التي اقتبستها من مصادر سلسلة التوريد، يبدو أن TSMC تقوم حاليًا بترك الاستثمار في تقنية تغليف السيليكون المعروفة باسم الروابط الهجينة. تُنشئ هذه التقنية رابطًا دائمًا بين رقاقات السيليكون من خلال توحيد البراقات المعدنية المُدمجة معًا لتشكيل رقاقة واحدة. في التغليف الحديث، تكون البراقات الميكرو بحجم حوالي 20 ميكرومتر، بينما تقلل الروابط الهجينة هذا الحجم إلى 1 ميكرومتر. بالنسبة لـ TSMC، قد يتضمن المستقبل تجاوز الروابط الهجينة والاستثمار في براقات ميكرو بحجم 5 ميكرومتر لتحسين الأداء. يبدو أن الموردين من كوريا الجنوبية واليابانية يعملون بالتعاون مع TSMC لتحقيق ذلك، مع توقع إنتاج البراقات الميكرو بحجم 5 ميكرومتر بالتجميع في النصف الثاني من عام 2028. كخلفية، تستخدم تقنية AMD 3D V-Cache الروابط الهجينة لوضع SRAM فوق اللوجيك، لكن TSMC لديها الآن سعة إنتاج محدودة فقط لذلك. ليس هذه المرة الأولى التي يختار فيها TSMC عدم اعتماد أحدث تقنية في التغليف؛ الشركة لا تزال تعتقد أن الروابط الهجينة هي الأكثر كفاءة لتدرج الرقاقات، حتى وإن كانت كل الصناعة بما في ذلك SK hynix تعتقد ذلك.