ET Newsがサプライチェーン情報源を引用して報じたによると、TSMCはハイブリッドボンディングと呼ばれるシリコンパッケージング技術への投資を保留していると報じられている。この技術は、埋め込まれた金属バンプを融合させて1つのチップを形成するため、シリコンチップ間に永久的な結合を作成する。現代のパッケージングでは、マイクロバンプは約20マイクロメートルのサイズであり、ハイブリッドボンディングはこのサイズを1マイクロメートルに縮小する。TSMCにとって、未来はハイブリッドボンディングを回避し、パフォーマンス向上のために5マイクロメートルのマイクロバンプへ投資することが含まれる可能性がある。韓国と日本のサプライヤーはTSMCと協力していると報じられており、5マイクロメートルのマイクロバンプの大量生産は2028年後半に予定されている。ご参考までに、AMDの3D V-Cache技術はハイブリッドボンディングを使用してSRAMをロジックの上に配置するが、TSMCは現在、その限られた生産容量しか持っていない。TSMCが最新のパッケージング技術を採用しない選択をするのはこれが初めてではない。同社は、1ナノメートル以下のノードの製造が始まるまで、次世代ノードを進めるためにLow-NA EUVリトグラフィーが十分であると信じている。この傾向はマイクロバンプでも続いており、業界全体、SK hynixを含めても、チップをスタックするための最も効率的な方法としてハイブリッドボンディングを認めている。