Segundo ET News, citando fontes da cadeia de suprimentos, TSMC está relatado a estar recusando a investir em uma tecnologia de embalagem de silício conhecida como hybrid bonding. A tecnologia cria um elo permanente entre chips de silício usando bump metálicos embutidos fundidos juntos para formar um único chip. Na embalagem moderna, os microbumps são aproximadamente 20 micrômetros, enquanto o hybrid bonding reduz esse tamanho para 1 micrômetro.

Para TSMC, o futuro pode envolver contornar o hybrid bonding e investir em microbumps de 5 micrômetros para melhorar o desempenho. Fornecedores da Coreia do Sul e Japão estão relatados a estar colaborando com TSMC para alcançar isso, com a produção em massa de microbumps de 5 micrômetros esperada no segundo semestre de 2028. Para lembrar, a tecnologia 3D V-Cache da AMD usa hybrid bonding para colocar o SRAM em cima da lógica, mas TSMC apenas tem capacidade de produção limitada disso por enquanto.

Isso não é a primeira vez que TSMC optou por não adotar a última tecnologia de embalagem; a empresa ainda acredita que a litografia EUV Low-NA será suficiente para avançar nos nós de geração seguintes até o início da produção para nós abaixo de 1 nanômetro. Essa tendência continua com microbumps, mesmo enquanto toda a indústria, incluindo SK hynix, vê o hybrid bonding como o método mais eficiente para empilhar chips.