Согласно ET News, citing supply chain sources, TSMC откладывает инвестиции в технологии гибридного связывания для интеграции памяти HBM. Гибридное связывание создает постоянное связывание между 실리коновыми чипами с помощью встроенных металлических буллитов, сросшихся вместе, исключая традиционные буллиты и напрямую соединяющие межсоединения меди. Хотя буллиты припоя чипов примерно 100 микрометров, а микроболты — 20 микрометров, гибридное связывание уменьшает это до 1 микрометра. TSMC планирует обойти гибридное связывание для HBM и вместо этого инвестировать в микроболты 5 микрометров, готовя свою цепочку поставок с корейскими и японскими поставщиками для массового производства во второй половине 2028 года. Этот подход контрастирует с 3D V-Cache AMD, который использует гибридное связывание для стэка SRAM на логике. TSMC продолжает предпочитать проверенные методы, аналогично своему reliance на Low-NA EUV литографию с multi-patterning для avancных нодов до 1nm и ниже, несмотря на мнение индустрии, что гибридное связывание самый эффективный метод высокопроизводительного стэка чипов.