De acordo com o ET News, citando fontes da cadeia de suprimentos, a TSMC está adiantando-se da tecnologia de bonding híbrido para a integração de memória HBM. O bonding híbrido cria um vínculo permanente entre chips de silício usando bumps de metal embutidos e fundidos, eliminando os bumps tradicionais e conectando diretamente as interconexões de cobre. Embora os bumpers de solda de chips sejam de cerca de 100 micrômetros e os microbumps de 20 micrômetros, o bonding híbrido reduz isso a 1 micrômetro.

A TSMC planeia evitar o bonding híbrido para HBM e, em vez disso, investir em microbumps de 5 micrômetros, preparando sua cadeia de suprimentos com fornecedores coreanos e japoneses para produção em massa no segundo semestre de 2028. Este abordagem contrasta com o 3D V-Cache da AMD, que usa bonding híbrido para empilhar SRAM sobre lógica. A TSMC continua a favorecer métodos estabelecidos, similar à sua dependência da litografia Low-NA EUV com multi-patterning para nós avançados até 1nm e abaixo, apesar de as visões da indústria considerarem o bonding híbrido o método mais eficiente para empilhamento de chips de alto desempenho.