Berdasarkan ET News, sumber rantai pasok, TSMC menanamkan investasi dalam teknologi Hybrid Bonding untuk integrasi memori HBM. Hybrid Bonding menciptakan ikatan permanen antara chip silicon menggunakan metal bump yang tersemat dan dijadikan bersama, menghilangkan bump tradisional dan langsung menghubungkan interkoneksi temba. Meskipun chip solder bumps sekitar 100 mikrometer dan microbumps sekitar 20 mikrometer, Hybrid Bonding mengurangi ini menjadi 1 mikrometer.

TSMC menghindari Hybrid Bonding untuk HBM dan rather menanamkan microbumps 5 mikrometer, menyediakan rantai pasok dengan mitra Korea dan Jepang untuk produksi massal pertengahan 2028. Pendekatan ini bertentangan dengan AMD's 3D V-Cache, yang menggunakan Hybrid Bonding untuk menumpuk SRAM pada logika. TSMC terus menyukai metode yang sudah terbukti, mirip dengan ketergantungan Low-NA EUV litografi dengan multi-patterning untuk simpul maju hingga 1nm dan di bawahnya, meskipun pandangan industri bahwa Hybrid Bonding adalah metode paling efisien untuk stacking chip tinggi performa.