SemiAnalysis telah menerbitkan teardown dari Panther Lake Intel (Core Ultra 7 365), yang memberikan pandangan langka tentang proses 18A di dalam chip yang sedang dikirim. Proses 18A Intel membawa teknologi manufaktur maju seperti pengiriman daya dari belakang dan desain tranzistor baru, sehingga kesuksesannya sangat penting untuk bisnis foundry. Perusahaan menemukan bahwa logika komputasi proses 18A memiliki kepadatan yang serupa dengan logika N3E TSMC yang digunakan dalam tile GPU Xe3 berinti 12 inti.

Selain itu, menggunakan model sel representatif, proses 18A memiliki kepadatan yang sekitar 18,6% lebih tinggi daripada logika GPU Intel 3. Namun, SemiAnalysis menyatakan bahwa proses 18A masih belum memimpin dalam kepadatan puncak di atas N3P, N2 TSMC atau SF2 Samsung. Mereka juga memperingatkan bahwa kepadatan total bergantung pada campuran sel dan penempatannya.

Panther Lake adalah chip pertama Intel yang menggunakan tranzistor Ribbon FET gate-all-around, serta penerapan komersial pertama dari pengiriman daya Power Via dari belakang. SemiAnalysis menghitung empat benang yang ditumpuk per tranzistor, dibandingkan dengan tiga lembar di SF2 Samsung. Selain itu, inti P Cougar Cove menggunakan luas yang hampir sama dengan inti Lion Cove di Lunar Lake, meskipun L2 tumbuh dari 2,5 MiB menjadi 3 MiB.

Dilaporkan bahwa NPU 5 di Panther Lake membutuhkan luas chip yang sekitar 36,9% lebih kecil daripada NPU 4 di Lunar Lake, meskipun jumlah unit MAC INT8 tetap sama. SemiAnalysis menjelaskan inti CPU sebagai pembaruan bertahap. Intel meluncurkan Panther Lake di CES 2026 setelah memasuki produksi volume di Fab 52.

Proses komputasi die 18A juga telah mencapai rendement sekitar 80%, dan dilaporkan bahwa Intel memindahkan sebagian besar produksi tile komputasi Nova Lake ke dalam rumah. Berdasarkan analisis terperinci, Intel tampak mendekati wilayah kepadatan TSMC N3E, sementara node yang lebih baru dari TSMC masih memegang keunggulan kepadatan.