Samsung collabore avec TSMC pour garantir un approvisionnement en puces de base pour le nouvel annoncé standard de mémoire NVHBM de NVIDIA. Cette architecture intègre le contrôleur dans la pile 3D HBM, améliorant significativement les performances et l'efficacité. Par rapport à HBM4E standard, NVIDIA affirme jusqu'à 30% de bande passante mémoire supplémentaire, 15% de consommation d'énergie HBM inférieure, et jusqu'à 25% de surface de puce de calcul utilisable supplémentaire.
Un exigence clé pour la puce de base est le nœud de 3 nm de TSMC, obligeant Samsung à s'associer à son concurrent malgré ses propres capacités de production. Cet arrangement ne s'applique qu'à la puce de base, tandis que Samsung continue d'utiliser ses processus de 10 nm de sixième génération pour les piles de mémoire. Samsung a déjà commencé à expédier HBM4E avec des vitesses de 14 Gbps par broche.
Ce développement renforce considérablement la confiance dans la division Semi-conducteurs de Samsung. Compte tenu de l'amélioration de bande passante de 30% affirmée par NVIDIA, un seul NVHBM pourrait théoriquement atteindre environ 5,2 TB/s. La réduction de 15% de la consommation d'énergie HBM offre un espace thermique supplémentaire pour la puce de calcul.
Source: TechPowerUp News · Résumé par HeadlinesBriefing