(PR) IBM and Siemens Collaborate on Research to Advance Nanostack Architecture

IBM (NYSE: IBM) and Siemens have announced a research collaboration to advance IBM's nanostack architecture, a transistor design unveiled earlier this year. The partnership combines IBM's semiconductor device innovation with Siemens' expertise in electronic design automation (EDA), process simulation, lithography optimization, and advanced manufacturing software.

Nanostack is described as the industry's first known three-dimensional, nanosheet-based design. It vertically stacks and staggers transistors to pack more of them onto a chip, with nearly 100 billion transistors in a space the size of a fingernail at its current 7 angstrom node. The design also allows different material combinations within each stacked layer, so each transistor's performance and power efficiency can be optimized independently. IBM says these innovations enable substantial leaps in energy efficiency, performance, and SRAM scaling.

IBM demonstrated the viability of the architecture earlier this year, but further advances are needed before it can be manufactured at scale. Under the collaboration, the companies will work on the design, simulation, and lithography techniques required for this and future nanostack generations beyond the 7 angstrom node. A key part of the work is developing advanced virtual models that allow engineers to measure performance, optimize designs, and address fabrication challenges before chips are built.

Huiming Bu, Vice President of Silicon Technology R&D at IBM, described nanostack as a scalable platform that shifts device scaling from 2D to 3D, a path forward for logic scaling needed to support AI and other emerging technologies over the coming decade. Ankur Gupta, Executive Vice President of Siemens' EDA IC Portfolio, said the companies aim to accelerate development cycles and build the manufacturing foundation needed to bring nanostack toward production.

أعلنت IBM ‏(NYSE: IBM)‏ وSiemens عن تعاون بحثي لتطوير بنية Nanostack الخاصة بشركة IBM، وهي تصميم للترانزستور كُشف عنه في وقت سابق من هذا العام. تجمع الشراكة بين ابتكار IBM في أجهزة أشباه الموصلات وخبرة Siemens في أتمتة تصميم الإلكترونيات ‏(EDA)‏ ومحاكاة العمليات وتحسين الطباعة الحجرية وبرمجيات التصنيع المتقدمة.

يوصف Nanostack بأنه أول تصميم ثلاثي الأبعاد معروف في الصناعة يعتمد على الصفائح النانوية. فهو يكدّس الترانزستورات عموديًا ويزيحها بالتناوب لاحتواء عدد أكبر منها على الرقاقة، إذ يمكن أن يضم نحو 100 مليار ترانزستور في مساحة بحجم الظفر عند عقدته الحالية البالغة 7 أنغستروم. كما يتيح التصميم تركيبات مادية مختلفة داخل كل طبقة مكدّسة، بحيث يمكن تحسين أداء كل ترانزستور وكفاءته في استهلاك الطاقة بشكل مستقل. وتقول IBM إن هذه الابتكارات تتيح قفزات كبيرة في كفاءة الطاقة والأداء وقابلية توسيع ذاكرة SRAM.

أثبتت IBM جدوى البنية في وقت سابق من هذا العام، لكن هناك حاجة إلى مزيد من التقدم قبل أن يصبح تصنيعها على نطاق واسع ممكنًا. وبموجب التعاون، ستعمل الشركتان على تقنيات التصميم والمحاكاة والطباعة الحجرية اللازمة لهذا الجيل وللأجيال المستقبلية من Nanostack بعد عقدة 7 أنغستروم. ويتمثل جانب أساسي من العمل في تطوير نماذج افتراضية متقدمة تمكّن المهندسين من قياس الأداء وتحسين التصاميم ومعالجة تحديات التصنيع قبل بناء الرقائق.

وصف Huiming Bu، نائب الرئيس لأبحاث وتطوير تقنية السيليكون في IBM، بنية Nanostack بأنها منصة قابلة للتوسع تنقل توسيع الأجهزة من ثنائي الأبعاد إلى ثلاثي الأبعاد، وهي مسار للتوسع المنطقي اللازم لدعم الذكاء الاصطناعي والتقنيات الناشئة الأخرى خلال العقد المقبل. وقال Ankur Gupta، نائب الرئيس التنفيذي لمحفظة EDA IC في Siemens، إن الشركتين تهدفان إلى تسريع دورات التطوير وبناء الأساس التصنيعي اللازم لدفع Nanostack نحو الإنتاج.

IBM (NYSE: IBM) ও Siemens IBM-এর ন্যানোস্ট্যাক স্থাপত্য এগিয়ে নিতে একটি গবেষণা সহযোগিতার ঘোষণা দিয়েছে, যা এ বছরের শুরুতে উন্মোচিত একটি ট্রানজিস্টর ডিজাইন। এই অংশীদারিত্বে IBM-এর সেমিকন্ডাক্টর ডিভাইস উদ্ভাবনের সঙ্গে Siemens-এর ইলেকট্রনিক ডিজাইন অটোমেশন (EDA), প্রক্রিয়া সিমুলেশন, লিথোগ্রাফি অপটিমাইজেশন ও উন্নত উৎপাদন সফটওয়্যারের দক্ষতা যুক্ত হয়েছে।

ন্যানোস্ট্যাককে শিল্পের প্রথম পরিচিত ত্রি-মাত্রিক, ন্যানোশিট-ভিত্তিক ডিজাইন হিসেবে বর্ণনা করা হয়েছে। এটি ট্রানজিস্টরগুলোকে উল্লম্বভাবে স্তূপ করে ও একটু সরিয়ে সাজায়, যাতে একটি চিপে আরও বেশি ট্রানজিস্টর ধরানো যায়; বর্তমান ৭ অ্যাংস্ট্রম নোডে একটি নখের আকারের জায়গায় প্রায় ১০০ বিলিয়ন ট্রানজিস্টর থাকতে পারে। এই ডিজাইনে প্রতিটি স্তরের ভেতরে ভিন্ন উপাদানের সমন্বয় ব্যবহার করা যায়, ফলে প্রতিটি ট্রানজিস্টরের কর্মক্ষমতা ও শক্তি দক্ষতা আলাদাভাবে অপটিমাইজ করা সম্ভব। IBM বলছে, এসব উদ্ভাবন শক্তি দক্ষতা, কর্মক্ষমতা ও SRAM স্কেলিংয়ে উল্লেখযোগ্য অগ্রগতি সম্ভব করে।

IBM এ বছরের শুরুতে স্থাপত্যটির কার্যকারিতা প্রদর্শন করেছিল, তবে এটি বড় আকারে উৎপাদনের আগে আরও অগ্রগতি প্রয়োজন। এই সহযোগিতার আওতায় কোম্পানিগুলো ৭ অ্যাংস্ট্রম নোডের পরের এই এবং ভবিষ্যৎ ন্যানোস্ট্যাক প্রজন্মের জন্য প্রয়োজনীয় ডিজাইন, সিমুলেশন ও লিথোগ্রাফি কৌশল নিয়ে কাজ করবে। এই কাজের একটি মূল অংশ হলো উন্নত ভার্চুয়াল মডেল তৈরি, যা প্রকৌশলীদের চিপ তৈরির আগেই কর্মক্ষমতা পরিমাপ, ডিজাইন অপটিমাইজ এবং উৎপাদন-সংক্রান্ত চ্যালেঞ্জ মোকাবিলা করতে সাহায্য করবে।

IBM-এর সিলিকন প্রযুক্তি গবেষণা ও উন্নয়ন বিভাগের ভাইস প্রেসিডেন্ট Huiming Bu ন্যানোস্ট্যাককে একটি স্কেলযোগ্য প্ল্যাটফর্ম হিসেবে বর্ণনা করেছেন, যা ডিভাইস স্কেলিংকে ২ডি থেকে ৩ডি-তে নিয়ে যায়; আগামী দশকে AI ও অন্যান্য উদীয়মান প্রযুক্তিকে সমর্থন করতে প্রয়োজনীয় লজিক স্কেলিংয়ের এটি একটি পথ। Siemens-এর EDA IC পোর্টফোলিওর এক্সিকিউটিভ ভাইস প্রেসিডেন্ট Ankur Gupta বলেছেন, কোম্পানিগুলোর লক্ষ্য উন্নয়ন চক্র ত্বরান্বিত করা এবং ন্যানোস্ট্যাককে উৎপাদনের দিকে নিয়ে যেতে প্রয়োজনীয় উৎপাদন ভিত্তি গড়ে তোলা।

IBM (NYSE: IBM) und Siemens haben eine Forschungskooperation angekündigt, um die Nanostack-Architektur von IBM voranzutreiben, ein Transistordesign, das Anfang dieses Jahres vorgestellt wurde. Die Partnerschaft verbindet die Halbleiter-Innovationen von IBM mit der Expertise von Siemens in den Bereichen elektronische Entwurfsautomatisierung (EDA), Prozesssimulation, Lithografie-Optimierung und fortschrittliche Fertigungssoftware.

Nanostack gilt als das erste bekannte dreidimensionale, auf Nanosheets basierende Design der Branche. Es stapelt und versetzt Transistoren vertikal, um mehr davon auf einem Chip unterzubringen: Im aktuellen 7-Angström-Knoten passen knapp 100 Milliarden Transistoren auf eine Fläche von der Größe eines Fingernagels. Das Design erlaubt außerdem unterschiedliche Materialkombinationen innerhalb jeder gestapelten Schicht, sodass Leistung und Energieeffizienz jedes Transistors unabhängig voneinander optimiert werden können. IBM erklärt, dass diese Innovationen erhebliche Sprünge bei Energieeffizienz, Leistung und SRAM-Skalierung ermöglichen.

IBM hat die Machbarkeit der Architektur Anfang dieses Jahres demonstriert, doch bevor sie in großem Maßstab gefertigt werden kann, sind weitere Fortschritte nötig. Im Rahmen der Kooperation werden die Unternehmen an den Design-, Simulations- und Lithografietechniken arbeiten, die für diese und künftige Nanostack-Generationen jenseits des 7-Angström-Knotens erforderlich sind. Ein zentraler Bestandteil ist die Entwicklung fortschrittlicher virtueller Modelle, mit denen Ingenieure die Leistung messen, Designs optimieren und Fertigungsprobleme lösen können, bevor Chips gebaut werden.

Huiming Bu, Vice President für Silicon Technology R&D bei IBM, beschrieb Nanostack als skalierbare Plattform, die die Geräteskalierung von 2D zu 3D verlagert, einen Weg zur logischen Skalierung, der in den kommenden zehn Jahren für KI und andere neue Technologien benötigt wird. Ankur Gupta, Executive Vice President des EDA-IC-Portfolios von Siemens, sagte, die Unternehmen wollten Entwicklungszyklen beschleunigen und die notwendige Fertigungsbasis schaffen, um Nanostack in Richtung Produktion zu bringen.

IBM (NYSE: IBM) y Siemens han anunciado una colaboración de investigación para avanzar en la arquitectura de nanopila de IBM, un diseño de transistor presentado a principios de este año. La asociación combina la innovación de IBM en dispositivos semiconductores con la experiencia de Siemens en automatización del diseño electrónico (EDA), simulación de procesos, optimización de litografía y software avanzado de fabricación.

La nanopila se describe como el primer diseño tridimensional basado en nanoláminas conocido en la industria. Apila y escalona verticalmente los transistores para acomodar más de ellos en un chip, con casi 100.000 millones de transistores en un espacio del tamaño de una uña en su nodo actual de 7 angstrom. El diseño también permite distintas combinaciones de materiales dentro de cada capa apilada, de modo que el rendimiento y la eficiencia energética de cada transistor pueden optimizarse de forma independiente. IBM afirma que estas innovaciones permiten avances sustanciales en eficiencia energética, rendimiento y escalado de SRAM.

IBM demostró la viabilidad de la arquitectura a principios de este año, pero se necesitan más avances antes de que pueda fabricarse a escala. En el marco de la colaboración, las empresas trabajarán en las técnicas de diseño, simulación y litografía necesarias para esta y futuras generaciones de nanopila más allá del nodo de 7 angstrom. Una parte clave del trabajo consiste en desarrollar modelos virtuales avanzados que permitan a los ingenieros medir el rendimiento, optimizar los diseños y resolver los desafíos de fabricación antes de construir los chips.

Huiming Bu, vicepresidente de I+D en tecnología de silicio de IBM, describió la nanopila como una plataforma escalable que traslada el escalado de dispositivos de 2D a 3D, una vía para el escalado lógico necesario para respaldar la IA y otras tecnologías emergentes en la próxima década. Ankur Gupta, vicepresidente ejecutivo de la cartera de IC de EDA de Siemens, afirmó que las empresas pretenden acelerar los ciclos de desarrollo y construir la base de fabricación necesaria para llevar la nanopila hacia la producción.

IBM (NYSE : IBM) et Siemens ont annoncé une collaboration de recherche visant à faire progresser l'architecture Nanostack d'IBM, un concept de transistor dévoilé plus tôt cette année. Ce partenariat associe l'innovation d'IBM en matière de dispositifs semi-conducteurs à l'expertise de Siemens en automatisation de la conception électronique (EDA), en simulation de procédés, en optimisation de la lithographie et en logiciels de fabrication avancés.

Nanostack est décrit comme la première conception tridimensionnelle à base de nanofeuillets connue dans l'industrie. Elle empile et décale verticalement les transistors afin d'en intégrer davantage sur une puce, avec près de 100 milliards de transistors dans un espace de la taille d'un ongle à son nœud actuel de 7 angströms. La conception permet aussi d'associer différents matériaux au sein de chaque couche empilée, de sorte que les performances et l'efficacité énergétique de chaque transistor peuvent être optimisées indépendamment. IBM affirme que ces innovations permettent de grands bonds en efficacité énergétique, en performances et en mise à l'échelle des SRAM.

IBM a démontré la viabilité de l'architecture plus tôt cette année, mais des avancées supplémentaires sont nécessaires avant une fabrication à grande échelle. Dans le cadre de cette collaboration, les entreprises travailleront sur les techniques de conception, de simulation et de lithographie nécessaires à cette génération et aux générations futures de Nanostack au-delà du nœud de 7 angströms. Un volet essentiel consiste à développer des modèles virtuels avancés permettant aux ingénieurs de mesurer les performances, d'optimiser les conceptions et de résoudre les problèmes de fabrication avant la construction des puces.

Huiming Bu, vice-président de la R&D en technologie silicium chez IBM, a décrit Nanostack comme une plateforme évolutive qui fait passer la mise à l'échelle des dispositifs de 2D à 3D, une voie pour la mise à l'échelle logique nécessaire au soutien de l'IA et d'autres technologies émergentes au cours de la prochaine décennie. Ankur Gupta, vice-président exécutif du portefeuille EDA IC de Siemens, a déclaré que les entreprises visent à accélérer les cycles de développement et à construire la base industrielle nécessaire pour amener Nanostack vers la production.

IBM (NYSE: IBM) और Siemens ने IBM की नैनोस्टैक आर्किटेक्चर को आगे बढ़ाने के लिए एक अनुसंधान सहयोग की घोषणा की है, जो इस वर्ष की शुरुआत में पेश किया गया एक ट्रांज़िस्टर डिज़ाइन है। यह साझेदारी IBM के सेमीकंडक्टर डिवाइस नवाचार को Siemens की इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA), प्रोसेस सिमुलेशन, लिथोग्राफी ऑप्टिमाइज़ेशन और उन्नत विनिर्माण सॉफ़्टवेयर की विशेषज्ञता के साथ जोड़ती है।

नैनोस्टैक को उद्योग का पहला ज्ञात त्रि-आयामी, नैनोशीट-आधारित डिज़ाइन बताया गया है। यह ट्रांज़िस्टरों को लंबवत रूप से एक दूसरे पर स्टैक और स्टैगर करता है ताकि चिप पर उनकी संख्या बढ़ाई जा सके, और अपने वर्तमान 7 एंगस्ट्रॉम नोड पर यह एक नाखून के आकार की जगह में लगभग 100 अरब ट्रांज़िस्टर समा सकता है। इस डिज़ाइन में प्रत्येक स्टैक्ड परत के भीतर अलग-अलग सामग्री संयोजनों की अनुमति है, इसलिए हर ट्रांज़िस्टर के प्रदर्शन और ऊर्जा दक्षता को स्वतंत्र रूप से अनुकूलित किया जा सकता है। IBM का कहना है कि इन नवाचारों से ऊर्जा दक्षता, प्रदर्शन और SRAM स्केलिंग में उल्लेखनीय छलांग संभव होती है।

IBM ने इस वर्ष की शुरुआत में इस आर्किटेक्चर की व्यवहार्यता का प्रदर्शन किया था, लेकिन इसे बड़े पैमाने पर निर्मित करने से पहले और प्रगति की आवश्यकता है। इस सहयोग के तहत, कंपनियां 7 एंगस्ट्रॉम नोड से आगे की इस और भावी नैनोस्टैक पीढ़ियों के लिए आवश्यक डिज़ाइन, सिमुलेशन और लिथोग्राफी तकनीकों पर काम करेंगी। इस कार्य का एक प्रमुख हिस्सा उन्नत वर्चुअल मॉडल विकसित करना है, जिससे इंजीनियर चिप बनने से पहले प्रदर्शन माप सकें, डिज़ाइन अनुकूलित कर सकें और निर्माण संबंधी चुनौतियों का समाधान कर सकें।

IBM में सिलिकॉन प्रौद्योगिकी आर एंड डी के वाइस प्रेसिडेंट Huiming Bu ने नैनोस्टैक को एक स्केलेबल प्लेटफ़ॉर्म बताया जो डिवाइस स्केलिंग को 2D से 3D की ओर ले जाता है, जो आने वाले दशक में AI और अन्य उभरती तकनीकों को सहारा देने के लिए आवश्यक लॉजिक स्केलिंग का मार्ग है। Siemens के EDA IC पोर्टफ़ोलियो के एग्ज़ीक्यूटिव वाइस प्रेसिडेंट Ankur Gupta ने कहा कि कंपनियों का लक्ष्य विकास चक्रों को तेज़ करना और नैनोस्टैक को उत्पादन की ओर ले जाने के लिए आवश्यक विनिर्माण आधार तैयार करना है।

IBM (NYSE: IBM) dan Siemens telah mengumumkan kolaborasi riset untuk memajukan arsitektur nanostack IBM, sebuah desain transistor yang diperkenalkan awal tahun ini. Kemitraan ini memadukan inovasi perangkat semikonduktor IBM dengan keahlian Siemens dalam otomatisasi desain elektronik (EDA), simulasi proses, optimasi litografi, dan perangkat lunak manufaktur tingkat lanjut.

Nanostack digambarkan sebagai desain tiga dimensi berbasis nanosheet pertama yang diketahui di industri. Desain ini menumpuk dan menggeser transistor secara vertikal agar lebih banyak transistor dapat dikemas dalam satu chip, dengan hampir 100 miliar transistor dalam area seukuran kuku pada node 7 angstrom saat ini. Desain ini juga memungkinkan kombinasi material yang berbeda di setiap lapisan bertumpuk, sehingga performa dan efisiensi daya setiap transistor dapat dioptimalkan secara independen. IBM menyatakan inovasi ini memungkinkan lompatan besar dalam efisiensi energi, performa, dan penskalaan SRAM.

IBM telah menunjukkan kelayakan arsitektur ini awal tahun ini, tetapi diperlukan kemajuan lebih lanjut sebelum dapat diproduksi dalam skala besar. Dalam kolaborasi ini, kedua perusahaan akan menggarap teknik desain, simulasi, dan litografi yang dibutuhkan untuk generasi nanostack ini dan generasi mendatang di luar node 7 angstrom. Bagian kunci dari pekerjaan ini adalah mengembangkan model virtual canggih yang memungkinkan insinyur mengukur performa, mengoptimalkan desain, dan mengatasi tantangan fabrikasi sebelum chip dibuat.

Huiming Bu, Wakil Presiden R&D Teknologi Silikon di IBM, menggambarkan nanostack sebagai platform yang dapat diskalakan yang memindahkan penskalaan perangkat dari 2D ke 3D, sebuah jalur menuju penskalaan logika yang dibutuhkan untuk mendukung AI dan teknologi baru lainnya dalam dekade mendatang. Ankur Gupta, Wakil Presiden Eksekutif portofolio EDA IC Siemens, mengatakan kedua perusahaan bertujuan mempercepat siklus pengembangan dan membangun fondasi manufaktur yang diperlukan untuk membawa nanostack menuju produksi.

IBM（NYSE: IBM）とSiemensは、今年初めに発表されたトランジスタ設計であるIBMのナノスタック・アーキテクチャを発展させるための研究協業を発表しました。このパートナーシップでは、IBMの半導体デバイス技術と、Siemensの電子設計自動化（EDA）、プロセスシミュレーション、リソグラフィ最適化、先進的な製造ソフトウェアの専門知識を組み合わせます。

ナノスタックは、業界で初めて知られる3次元のナノシートベースの設計とされています。トランジスタを垂直に積み重ね、ずらして配置することで、チップ上により多くのトランジスタを詰め込むことができ、現在の7オングストローム・ノードでは、爪ほどの面積に約1000億個のトランジスタを搭載できます。また、積層された各層内で異なる材料の組み合わせが可能なため、各トランジスタの性能と電力効率を独立して最適化できます。IBMは、これらの技術革新により、エネルギー効率、性能、SRAMのスケーリングにおいて大きな飛躍が実現すると述べています。

IBMは今年初めにこのアーキテクチャの実現可能性を示しましたが、大規模に製造するには、さらなる進歩が必要です。今回の協業のもと、両社は7オングストロームのノードを超える今後のナノスタック世代に必要な設計、シミュレーション、リソグラフィ技術に取り組みます。この作業の重要な部分は、チップが製造される前に、エンジニアが性能を測定し、設計を最適化し、製造上の課題に対処できる高度な仮想モデルを開発することです。

IBMのシリコン技術研究開発担当バイスプレジデントであるHuiming Bu氏は、ナノスタックを、デバイスのスケーリングを2次元から3次元へと移行させる拡張性の高いプラットフォームであり、今後10年間にわたってAIやその他の新興技術を支えるために必要なロジックのスケーリングへの道筋だと説明しました。Siemensの EDA IC ポートフォリオ担当エグゼクティブ・バイスプレジデントであるAnkur Gupta氏は、両社は開発サイクルの加速と、ナノスタックを量産へと近づけるために必要な製造基盤の構築を目指していると述べました。

A IBM (NYSE: IBM) e a Siemens anunciaram uma colaboração de pesquisa para avançar a arquitetura Nanostack da IBM, um projeto de transistor apresentado no início deste ano. A parceria combina a inovação da IBM em dispositivos semicondutores com a expertise da Siemens em automação de projeto eletrônico (EDA), simulação de processos, otimização de litografia e software avançado de fabricação.

O Nanostack é descrito como o primeiro projeto tridimensional baseado em nanofolhas conhecido pela indústria. Ele empilha e desloca verticalmente os transistores para acomodar mais deles em um chip, com quase 100 bilhões de transistores em um espaço do tamanho de uma unha em seu nó atual de 7 angstroms. O projeto também permite diferentes combinações de materiais em cada camada empilhada, de modo que o desempenho e a eficiência energética de cada transistor podem ser otimizados de forma independente. A IBM afirma que essas inovações possibilitam saltos substanciais em eficiência energética, desempenho e escalabilidade de SRAM.

A IBM demonstrou a viabilidade da arquitetura no início deste ano, mas ainda são necessários avanços antes que ela possa ser fabricada em escala. No âmbito da colaboração, as empresas trabalharão nas técnicas de projeto, simulação e litografia necessárias para esta e para futuras gerações do Nanostack além do nó de 7 angstroms. Uma parte fundamental do trabalho é desenvolver modelos virtuais avançados que permitam aos engenheiros medir o desempenho, otimizar projetos e resolver desafios de fabricação antes que os chips sejam construídos.

Huiming Bu, vice-presidente de P&D em tecnologia de silício da IBM, descreveu o Nanostack como uma plataforma escalável que transfere a escalabilidade dos dispositivos de 2D para 3D, um caminho para a escalabilidade lógica necessária para dar suporte à IA e outras tecnologias emergentes na próxima década. Ankur Gupta, vice-presidente executivo do portfólio de EDA IC da Siemens, afirmou que as empresas pretendem acelerar os ciclos de desenvolvimento e construir a base de fabricação necessária para levar o Nanostack à produção.

IBM (NYSE: IBM) и Siemens объявили о научно-исследовательском сотрудничестве с целью развития архитектуры Nanostack от IBM — конструкции транзистора, представленной в начале этого года. Партнерство объединяет инновации IBM в области полупроводниковых устройств с опытом Siemens в автоматизации проектирования электроники (EDA), моделировании процессов, оптимизации литографии и передовом программном обеспечении для производства.

Nanostack описывается как первая известная в отрасли трехмерная конструкция на основе нанолистов. Она вертикально укладывает и смещает транзисторы, позволяя разместить на чипе их большее количество: на текущем технологическом уровне 7 ангстрем почти 100 миллиардов транзисторов умещаются на площади размером с ноготь. Конструкция также допускает различные комбинации материалов внутри каждого уложенного слоя, благодаря чему производительность и энергоэффективность каждого транзистора можно оптимизировать независимо. IBM заявляет, что эти инновации обеспечивают существенный скачок в энергоэффективности, производительности и масштабировании SRAM.

IBM продемонстрировала жизнеспособность архитектуры в начале этого года, однако для ее промышленного производства необходимы дальнейшие разработки. В рамках сотрудничества компании будут работать над методами проектирования, моделирования и литографии, необходимыми для этого и будущих поколений Nanostack за пределами технологического уровня 7 ангстрем. Ключевой частью работы станет создание продвинутых виртуальных моделей, которые позволят инженерам измерять производительность, оптимизировать конструкции и решать производственные задачи до изготовления чипов.

Хуйминг Бу (Huiming Bu), вице-президент по исследованиям и разработкам в области кремниевых технологий IBM, описал Nanostack как масштабируемую платформу, которая переводит масштабирование устройств из двумерного в трехмерное пространство, — это путь к логическому масштабированию, необходимому для поддержки ИИ и других новых технологий в ближайшее десятилетие. Анкур Гупта (Ankur Gupta), исполнительный вице-президент направления EDA IC в Siemens, заявил, что компании стремятся ускорить циклы разработки и создать производственную базу, необходимую для вывода Nanostack на рынок.

IBM(纽约证券交易所代码:IBM)与西门子宣布开展一项研究合作,以推进IBM的纳米堆叠架构,这是该公司今年早些时候推出的一种晶体管设计。此次合作将IBM在半导体器件方面的创新与西门子在电子设计自动化(EDA)、工艺仿真、光刻优化和先进制造软件方面的专长相结合。

纳米堆叠被描述为业界首个已知的三维纳米片设计。它垂直堆叠并交错排列晶体管,以在一枚芯片上容纳更多晶体管,在目前7埃节点下,指甲大小的空间内可容纳近1000亿个晶体管。该设计还允许每个堆叠层内采用不同的材料组合,因此每个晶体管的性能和能效都可以独立优化。IBM表示,这些创新将在能效、性能和SRAM缩放方面带来实质性飞跃。

IBM今年早些时候已证明该架构的可行性,但在大规模制造之前仍需进一步推进。根据此次合作,两家公司将研究7埃节点之外本代及未来各代纳米堆叠所需的设计、仿真和光刻技术。这项工作的一个关键部分是开发先进的虚拟模型,使工程师能够在芯片制造之前衡量性能、优化设计并应对制造难题。

IBM硅技术研发副总裁Huiming Bu表示,纳米堆叠是一个可扩展的平台,它将器件缩放从二维转向三维,为未来十年支持人工智能及其他新兴技术所需的逻辑缩放指明了道路。西门子EDA IC产品组合执行副总裁Ankur Gupta表示,两家公司旨在加快开发周期,并建立推动纳米堆叠走向量产所需的制造基础。