内存计算利用内存芯片内部更高的带宽，避免了DRAM与传统计算核心之间的长延迟。在Hot Chips 2026上，三星详细介绍了其LPDDR5X-PIM实现方案，在LPDDR5X芯片的16个银行中每个都放置了处理器内存（PIM）模块，同时保持与标准内存控制器的兼容性。每个PIM模块包含一个带有寄存器文件和控制逻辑的MAC树，可访问DRAM银行而不受外部总线限制。所有16个银行共同实现了614 GB/s的内部带宽，而常规DRAM并行访问两个银行仅为76.8 GB/s。MAC阵列每个数据时钟周期可维持四次INT8或FP8运算，全封装达到2.4 TOPS。八颗LPDDR5X芯片可产生9.6 INT8 TOPS，性能可与英特尔的Meteor Lake NPU相媲美。三星使用特殊行地址作为MMIO控制，保持标准LPDDR5X协议。单银行模式正常运行，而多银行模式将命令广播到所有16个银行。PIM寄存器激活模式将读/写命令重定向到PIM寄存器而非DRAM。软件在单银行模式下加载模型权重，然后切换到多银行模式将激活值写入PIM源寄存器，设置缩放因子，并通过指令寄存器指定操作。这在内存内部创建了一个受约束的SIMD处理器。