मेमोरी में कंप्यूटिंग मेमोरी चिप्स के अंदर उच्च आंतरिक बैंडविड्थ का लाभ उठाती है, जिससे DRAM और पारंपरिक कंप्यूट कोर के बीच लंबी विलंबता से बचा जाता है। हॉट चिप्स 2026 में, सैमसंग ने अपने LPDDR5X-PIM कार्यान्वयन का विवरण दिया, जिसमें LPDDR5X चिप्स के 16 बैंकों में से प्रत्येक में प्रोसेसिंग-इन-मेमोरी (PIM) ब्लॉक रखे गए हैं, जबकि मानक मेमोरी कंट्रोलर संगतता को बरकरार रखा गया है। प्रत्येक PIM ब्लॉक में रजिस्टर फाइलों और कंट्रोल लॉजिक के साथ एक MAC ट्री होता है, जो बाहरी बस द्वारा सीमित हुए बिना DRAM बैंकों तक पहुंचता है। साथ मिलकर, सभी 16 बैंक 614 GB/s आंतरिक बैंडविड्थ प्राप्त करते हैं, जबकि नियमित DRAM दो बैंकों को समानांतर में एक्सेस करके केवल 76.8 GB/s प्राप्त करता है। MAC ऐरे प्रति डेटा क्लॉक चार INT8 या FP8 ऑपरेशन को बनाए रखता है, जिससे पैकेज-वाइड 2.4 TOPS तक पहुंचता है। आठ LPDDR5X चिप्स 9.6 INT8 TOPS देंगे, जो इंटेल के मीटियर लेक NPU के बराबर है। सैमसंग विशेष रो एड्रेस का उपयोग करके MMIO कंट्रोल के रूप में मानक LPDDR5X प्रोटोकॉल को बनाए रखता है। सिंगल-बैंक मोड सामान्य रूप से संचालित होता है, जबकि मल्टी-बैंक मोड सभी 16 बैंकों में कमांड प्रसारित करता है। PIM रजिस्टर एक्टिवेटेड मोड रीड/राइट कमांड को DRAM के बजाय PIM रजिस्टरों पर रीडायरेक्ट करता है। सॉफ्टवेयर सिंगल-बैंक मोड में मॉडल वेट लोड करता है, फिर मल्टी-बैंक मोड पर स्विच करके एक्टिवेशन वैल्यू को PIM सोर्स रजिस्टर में लिखता है, स्केल फैक्टर सेट करता है, और इंस्ट्रक्शन रजिस्टर के माध्यम से ऑपरेशन निर्दिष्ट करता है। यह मेमोरी के अंदर एक कंस्ट्रेन्ड SIMD प्रोसेसर बनाता है।