Le calcul en mémoire exploite la bande passante interne plus élevée au sein des puces mémoire, évitant la latence longue entre la DRAM et les cœurs de calcul traditionnels. À Hot Chips 2026, Samsung a détaillé son implémentation LPDDR5X-PIM, plaçant des blocs de traitement en mémoire (PIM) dans chacun des 16 banques des puces LPDDR5X tout en préservant la compatibilité avec les contrôleurs de mémoire standard. Chaque bloc PIM contient un arbre MAC avec des fichiers de registres et une logique de contrôle, accédant aux banques DRAM sans être contraint par le bus externe. Ensemble, les 16 banques atteignent 614 Go/s de bande passante interne contre 76,8 Go/s pour la DRAM classique accédant à deux banques en parallèle.

Le réseau MAC soutient quatre opérations INT8 ou FP8 par horloge de données, atteignant 2,4 TOPS au niveau du package. Huit puces LPDDR5X produiraient 9,6 TOPS INT8, comparable au NPU Meteor Lake d'Intel. Samsung maintient le protocole LPDDR5X standard en utilisant des adresses de ligne spéciales agissant comme contrôles MMIO.

Le mode banque unique fonctionne normalement, tandis que le mode multi-banques diffuse les commandes sur les 16 banques. Le mode Registres PIM Activés redirige les commandes de lecture/écriture vers les registres PIM au lieu de la DRAM. Le logiciel charge les poids du modèle en mode banque unique, puis bascule en mode multi-banques pour écrire les valeurs d'activation dans les registres source PIM, définir les facteurs d'échelle et spécifier les opérations via les registres d'instruction.

Cela crée un processeur SIMD contraint dans la mémoire.