メモリ内演算は、メモリチップ内部のより高い内部帯域幅を活用し、DRAMと従来の演算コア間の長いレイテンシを回避します。Hot Chips 2026において、サムスンはLPDDR5X-PIMの実装を詳細に説明しました。LPDDR5Xチップの16バンクそれぞれにProcessing-in-Memory（PIM）ブロックを配置しながら、標準メモリコントローラとの互換性を維持しています。各PIMブロックには、レジスタファイルと制御ロジックを備えたMACツリーが含まれ、外部バスに制約されずにDRAMバンクにアクセスします。全16バンク合わせて614 GB/sの内部帯域幅を達成し、通常のDRAMが2バンク並列アクセスで76.8 GB/sであるのに対し、大幅に向上しています。MACアレイはデータクロックごとに4回のINT8またはFP8演算を維持し、パッケージ全体で2.4 TOPSに達します。8個のLPDDR5Xチップでは9.6 INT8 TOPSを生成し、インテルのMeteor Lake NPUと同等です。サムスンは特殊な行アドレスをMMIO制御として使用し、標準LPDDR5Xプロトコルを維持します。シングルバンクモードは通常動作し、マルチバンクモードでは全16バンクにコマンドをブロードキャストします。PIMレジスタアクティベートモードでは、読み書きコマンドがDRAMではなくPIMレジスタにリダイレクトされます。ソフトウェアはシングルバンクモードでモデル重みをロードし、その後マルチバンクモードに切り替えて活性化値をPIMソースレジスタに書き込み、スケールファクタを設定し、命令レジスタを通じて演算を指定します。これにより、メモリ内に制約付きSIMDプロセッサが作成されます。