La computación en memoria aprovecha el mayor ancho de banda interno dentro de los chips de memoria, evitando la larga latencia entre la DRAM y los núcleos de computación tradicionales. En Hot Chips 2026, Samsung detalló su implementación LPDDR5X-PIM, colocando bloques de Procesamiento en Memoria (PIM) en cada uno de los 16 bancos de chips LPDDR5X mientras preserva la compatibilidad con controladores de memoria estándar. Cada bloque PIM contiene un árbol MAC con archivos de registro y lógica de control, accediendo a bancos DRAM sin estar limitado por el bus externo.

Juntos, los 16 bancos logran 614 GB/s de ancho de banda interno versus 76.8 GB/s para DRAM regular accediendo a dos bancos en paralelo. El array MAC sostiene cuatro operaciones INT8 o FP8 por reloj de datos, alcanzando 2.4 TOPS por paquete. Ocho chips LPDDR5X rendirían 9.6 TOPS INT8, comparable al NPU Meteor Lake de Intel.

Samsung mantiene el protocolo LPDDR5X estándar usando direcciones de fila especiales que actúan como controles MMIO. El modo de banco único opera normalmente, mientras que el modo multi-banco transmite comandos a los 16 bancos. El modo Registros PIM Activados redirige comandos de lectura/escritura a registros PIM en lugar de DRAM.

El software carga pesos del modelo en modo de banco único, luego cambia a modo multi-banco para escribir valores de activación en registros fuente PIM, establecer factores de escala y especificar operaciones vía registros de instrucción. Esto crea un procesador SIMD restringido dentro de la memoria.