XCENA, perusahaan semikonduktor yang mengembangkan solusi komputasi berpusat memori untuk infrastruktur AI, mempresentasikan arsitektur dan kinerja terukur MX1, arsitektur memori CXL komputasionalnya, selama sesi memori Hot Chips 2026. Dipresentasikan oleh Harry Kim, Chief Product Officer, sesi ini mengkaji bagaimana MX1 menggabungkan ekspansi memori skala besar, kapasitas berbasis SSD, dan komputasi dekat memori yang dapat diprogram dalam satu perangkat CXL Tipe 3.

MX1 mengintegrasikan tiga kemampuan arsitektural: ekspansi memori hingga 2 TB DDR5 melalui empat saluran via CXL 3.2 di atas PCIe 6.0, kapasitas berbasis SSD melalui XCENA Infinite Memory, dan komputasi dekat memori dengan lebih dari 1.000 inti RISC-V khusus. Mesin vektor terintegrasi menyediakan sekitar 3 TFLOPS throughput dot-product FP32/FP16 untuk beban kerja seperti pencarian vektor dan penilaian cache KV.

Kinerja terukur pada enam kernel pemrosesan data representatif menunjukkan bahwa satu MX1 memberikan hingga 4,7x throughput lebih tinggi dan 18,7x efisiensi energi lebih besar dibandingkan CPU host yang memproses data melalui CXL, dan hingga 2,0x throughput lebih tinggi dan 6,2x efisiensi energi lebih besar versus DDR5 lokal.

Pengembang memprogram MX1 menggunakan C/C++ standar atau Rust melalui toolchain berbasis LLVM dari XCENA. Runtime PXL menjadwalkan beban kerja di seluruh inti RISC-V, dan pustaka XFLARE terintegrasi dengan mesin SQL dan FAISS. XCENA berencana produksi massal pada akhir 2026, dengan pendapatan pelanggan awal ditargetkan untuk 2027.

Entitas Kunci: Perusahaan: XCENA, TechPowerUp | Orang: Harry Kim