ASML ने घोषणा की है कि सैमसंग और TSMC अपनी उच्च NA EUV लिथोग्राफी मशीनें अपनाएंगे, इंटेल के साथ मिलकर चिप विनिर्माण तकनीक को आगे बढ़ाएंगे। सैमसंग 2028 तक DRAM स्मृति उत्पादों के लिए NA EUV तकनीक तैनात करने की योजना बना रहा है, जबकि TSMC इसे 2030 से शुरू करके उन्नत नोड्स में एकीकृत करेगा। वर्तमान में, केवल इंटेल ने अपने 18A प्रक्रिया पर उच्च NA EUV को चुनिंदा Core Ultra Series 3 प्रोसेसर के लिए तैनात किया है। ASML ने भी TSMC और सैमसंग के साथ एक नई पहल का खुलासा किया है, जिसमें वर्तमान छह इंच के फोटोमास्क को बड़े 12 इंच के फोटोमास्क में बदलना शामिल है। इन बड़े फोटोमास्क का लक्ष्य फैब उत्पादकता बढ़ाना, चिप निर्माण लागत कम करना और उन्नत नोड उत्पादन में स्टिचिंग प्रतिबंधों को समाप्त करना है। ASML 2031 में 12 इंच के फोटोमास्क फैब का परीक्षण करने की योजना बना रहा है, उत्पादन 2033 में शुरू होने की उम्मीद है। ASML के मुख्य तकनीकी अधिकारी Marco Pieters ने कहा कि यदि उद्योग सफलतापूर्वक तकनीक लागू करता है, तो प्रणाली उत्पादकता 40 प्रतिशत तक बढ़ सकती है। यह सहयोग वैश्विक चिप कमी को दूर करने के लिए उन्नत विनिर्माण क्षमताओं की दिशा में एक महत्वपूर्ण कदम है।