Le fabricant chinois de mémoire CXMT reportedly rencontre des difficultés dans la production de HBM3E, atteignant seulement un rendement de 25%. Trois piles HBM3E sur quatre sont défectueuses, attribuées à la technologie immature de through-silicon via (TSV). Le rendement de la fabrication frontale est d'environ 30%, avec un ajout d'environ 70% provenant du traitement arrière, sur cette ligne de base.

CXMT tente de produire du HBM3E avec environ 3 000 TSV par couche dans une configuration 8-Hi, contre environ 5 000 TSV par couche pour Samsung sur HBM2 et plus de 8 000 pour SK hynix sur HBM3. L'entreprise est peu susceptible de passer à un HBM 12-Hi dans un avenir proche alors qu'elle s'attaque à ces obstacles d'ingénierie.

Malgré ces revers, les analystes soulignent qu'il est encore trop tôt pour écarter CXMT. Samsung a amélioré le rendement du HBM4 d'environ 60% en février à environ 80% seulement six mois plus tard. CXMT atteint déjà un rendement de 90% sur la DRAM plane, seulement 2 à 3% derrière la production de DDR5 de Samsung au nœud de classe 10 nm, ce qui suggère un chemin pour rattraper son retard avec le temps et l'amélioration.