Historiquement, les engins spatiaux ont dépendu de processeurs qui privilégient la survie plutôt que la performance, acceptant des compromis en raison des radiations, des températures extrêmes et des missions pluriannuelles. Ce paradigme change avec le projet d'informatique de vol spatial haute performance (HPSC) de la NASA, qui est entré dans une phase de test au Jet Propulsion Laboratory (JPL) en mai 2026.

Construit en partenariat avec Microchip Technology, HPSC combine le calcul multicœur, les réseaux haute vitesse, la tolérance aux pannes, la préparation à l'IA et la sécurité dans une seule plateforme. Le Microchip PIC64-HPSC offre une amélioration de plus de cent fois en performance par watt par rapport aux systèmes actuels qualifiés pour l'espace, permettant plus de puissance pour les instruments et les communications.

Ce bond permet de nouvelles méthodes d'exploration. Les missions futures nécessitent plus d'autonomie embarquée, des instruments scientifiques sophistiqués et une prise de décision plus rapide, surtout à mesure que les délais de communication s'allongent—les signaux radio prennent jusqu'à 24 minutes dans un sens vers Mars. HPSC permet aux engins spatiaux de traiter l'information localement, réduisant la dépendance au contrôle terrestre.

HPSC est un système sur puce multicœur 64 bits conçu pour le vol spatial, intégrant une ingénierie durcie contre les radiations et des capacités de tolérance aux pannes. Il prend en charge la virtualisation, les charges de travail d'IA, PCIe, CXL, Ethernet, et comprend un commutateur TSN intégré de 240 gigabits par seconde, servant à la fois de moteur de calcul et de colonne vertébrale réseau.

Entités clés : Entreprises : NASA, Microchip Technology | Lieux : Jet Propulsion Laboratory, Mars, Jupiter