Historicamente, as espaçonaves dependem de processadores que priorizam a sobrevivência em vez do desempenho, aceitando compensações devido à radiação, temperaturas extremas e missões de vários anos. Esse paradigma está mudando com o projeto de Computação de Alto Desempenho para Voo Espacial (HPSC) da NASA, que entrou em fase de testes no Jet Propulsion Laboratory (JPL) em maio de 2026.

Construído em parceria com a Microchip Technology, o HPSC combina computação multinúcleo, redes de alta velocidade, tolerância a falhas, prontidão para IA e segurança em uma única plataforma. O Microchip PIC64-HPSC oferece uma melhoria de mais de cem vezes no desempenho por watt em comparação com os sistemas atuais qualificados para o espaço, permitindo mais energia para instrumentos e comunicações.

Esse salto possibilita novos métodos de exploração. Missões futuras exigem mais autonomia a bordo, instrumentos científicos sofisticados e tomada de decisão mais rápida, especialmente à medida que os atrasos de comunicação aumentam—sinais de rádio levam até 24 minutos em um sentido para Marte. O HPSC permite que as espaçonaves processem informações localmente, reduzindo a dependência do controle baseado na Terra.

O HPSC é um sistema em chip multinúcleo de 64 bits projetado para voo espacial, incorporando engenharia endurecida contra radiação e capacidades de tolerância a falhas. Ele suporta virtualização, cargas de trabalho de IA, PCIe, CXL, Ethernet e inclui um switch TSN integrado de 240 gigabits por segundo, servindo tanto como motor de computação quanto como espinha dorsal de rede.

Entidades-chave: Empresas: NASA, Microchip Technology | Locais: Jet Propulsion Laboratory, Marte, Júpiter