Históricamente, las naves espaciales han dependido de procesadores que priorizan la supervivencia sobre el rendimiento, aceptando compensaciones debido a la radiación, temperaturas extremas y misiones de varios años. Ese paradigma está cambiando con el proyecto de Computación de Alto Rendimiento para Vuelos Espaciales (HPSC) de la NASA, que entró en fase de pruebas en el Laboratorio de Propulsión a Chorro (JPL) en mayo de 2026.

Construido en asociación con Microchip Technology, HPSC combina computación multinúcleo, redes de alta velocidad, tolerancia a fallos, preparación para IA y seguridad en una sola plataforma. El Microchip PIC64-HPSC ofrece una mejora de más de cien veces en rendimiento por vatio en comparación con los sistemas actuales calificados para el espacio, permitiendo más potencia para instrumentos y comunicaciones.

Este salto permite nuevos métodos de exploración. Las misiones futuras requieren más autonomía a bordo, instrumentos científicos sofisticados y toma de decisiones más rápida, especialmente a medida que los retrasos de comunicación se alargan: las señales de radio tardan hasta 24 minutos en un solo sentido a Marte. HPSC permite que las naves espaciales procesen información localmente, reduciendo la dependencia del control terrestre.

HPSC es un sistema en chip multinúcleo de 64 bits diseñado para vuelos espaciales, que incorpora ingeniería endurecida contra radiación y capacidades de tolerancia a fallos. Admite virtualización, cargas de trabajo de IA, PCIe, CXL, Ethernet e incluye un conmutador TSN integrado de 240 gigabits por segundo, sirviendo tanto como motor de computación como columna vertebral de red.

Entidades clave: Empresas: NASA, Microchip Technology | Ubicaciones: Laboratorio de Propulsión a Chorro, Marte, Júpiter