Intel atualizou seu Compute Runtime com suporte para Portable Instruction Set Architecture (PISA), uma nova ISA virtual e modelo de programação para GPUs da Intel. Diferentemente das CPUs com ISAs estabelecidas como Arm ou x86, as GPUs utilizam conjuntos de instruções nativos que mudam entre gerações, exigindo que os compiladores lidem com diferenças específicas de arquitetura. A PISA introduz uma camada de abstração, fornecendo um alvo comum para o compilador de modo que o código possa ser escrito uma vez e finalizado para múltiplas arquiteturas de GPU da Intel compatíveis. Isso permite que as cargas de trabalho compiladas para PISA sejam executadas entre gerações sem geração de código específica de arquitetura, enquanto aproveita as capacidades de hardware mais recentes quando suportadas. A compatibilidade depende da arquitetura de destino e dos recursos utilizados. A PISA não é a primeira ISA virtual de GPU da Intel; a ISA v existente tem servido como uma representação intermediária há muito tempo. O modelo se assemelha ao ISA virtual de Execução de Threads Paralelos (PTX) da NVIDIA, que fica entre o código CUDA e o código de máquina nativo, permitindo programação próxima ao metal. A Intel lista o desempenho próximo ao metal, o suporte a bibliotecas escritas à mão e o assembly em linha como objetivos da PISA. Atualmente na versão 0.1, a PISA inclui documentação sobre o modelo de execução baseado no OpenCL 3.0, tipos de dados, registros e endereçamento de memória, indicando um investimento contínuo em futuros esforços de GPU.

Entidades-chave: Empresas: Intel, NVIDIA

Perguntas frequentes: Como o PISA difere da ISA v existente da Intel?

Enquanto a ISA v tem servido como uma representação intermediária na pilha de compiladores de GPU da Intel há muito tempo, o PISA introduz uma ISA virtual portátil mais recente e um modelo de programação projetado para estabilidade entre gerações e desempenho próximo ao metal, semelhante ao modelo PTX da NVIDIA.