Intel hat seinen Compute Runtime mit Unterstützung für Portable Instruction Set Architecture (PISA) aktualisiert, einer neuen virtuellen ISA und einem Programmiermodell für Intel-GPUs. Im Gegensatz zu CPUs mit etablierten ISAs wie Arm oder x86 verwenden GPUs native Befehlssätze, die sich zwischen den Generationen ändern, wodurch Compiler architekturspezifische Unterschiede behandeln müssen. PISA führt eine Abstraktionsschicht ein, die ein gemeinsames Compiler-Ziel bereitstellt, sodass Code einmal geschrieben und für mehrere kompatible Intel-GPU-Architekturen finalisiert werden kann. Dadurch können für PISA kompilierte Workloads zwischen den Generationen ausgeführt werden, ohne architekturspezifischen Code zu generieren, während gleichzeitig neuere Hardwarefunktionen genutzt werden können, wo unterstützt. Die Kompatibilität hängt von der Zielarchitektur und den verwendeten Funktionen ab. PISA ist nicht die erste virtuelle GPU-ISA von Intel; die vorhandene v ISA diente lange als Zwischenrepräsentation. Das Modell ähnelt der virtuellen ISA Parallel Thread Execution (PTX) von NVIDIA, die zwischen CUDA-Code und nativem Maschinencode liegt und Near-Metal-Programmierung ermöglicht. Intel nennt Near-Metal-Leistung, Unterstützung für handgeschriebene Bibliotheken und Inline-Assembler als Ziele von PISA. Aktuell in Version 0.1 umfasst PISA Dokumentation zum OpenCL 3.0-basierten Ausführungsmodell, Datentypen, Registern und Speicheradressierung, was auf ein fortgesetztes Engagement in zukünftigen GPU-Bemühungen hinweist.

Schlüsselentitäten: Unternehmen: Intel, NVIDIA

Häufig gestellte Fragen: Wie unterscheidet sich PISA von Intels bestehender v ISA?

Obwohl die v ISA lange als Zwischenrepräsentation im GPU-Compiler-Stack von Intel gedient hat, führt PISA eine neuere portable ISA und ein Programmiermodell ein, das für generationsübergreifende Stabilität und Near-Metal-Leistung ausgelegt ist, ähnlich dem PTX-Modell von NVIDIA.