Um acelerador de IA de código aberto, desenvolvido por IA. open TPU traz as lições do auto-arch-tournament para aceleradores de IA. Ele faz duas perguntas: até onde os agentes de IA podem ir no design de hardware, e podem eles construir o chip que executa sua própria inferência?
open TPU também é um projeto de aprendizado. Todo o acelerador vive em um pequeno monorepo que você pode ler de ponta a ponta: o design de hardware (System Verilog), o conjunto de instruções, um simulador bit-exato, uma linguagem de kernel e seu compilador, e o software host que dirige uma placa PCIe real.
O design executa dez modelos modernos com seus pesos reais em uma placa Inspur YPCB-00338 (Xilinx Kintex-7 xc7k480t, dois canais DDR3), e a placa produz os mesmos tokens que o simulador, bit por bit. Medido na placa: os três primeiros modelos em 2026-09-29 com a imagem de produção deploy_champ_e698dcd7. Build B decodifica LFM2-2.6B, Smol LM3 e Phi-4-mini 8-9% mais rápido que e698dcd7, a 91-94% do pico de DRAM.
Fonte: Hacker News · Resumido por HeadlinesBriefing